Mon compte
Ma liste - 0
Catalogue
Ressources numériques
Nouveautés
Liens utiles
Mon compte
Recherche rapide
Recherche avancée
Recherche alphabétique
Historique
Information
Recherche
Auteur
Titre
Sujet
Titre de revue
Collection
Cotes BU
Cotes ENSEA
Cotes IUFM
Modifier la recherche
>
CERGY
Résultats de recherche
13
résultat(s) pour
Demigny , Didier , 1958-....
Trier par:
Choisissez...
Aucun(e)
Auteurs
Titres
Editeurs
Type de document
Date d'édition croissante
Date d'édition décroissante
HIP titre Abreg inverse
Limiter par:
Type de document
--Livres imprimés
--Revues papier
--Thèses
--Vidéos / DVD
--Documents électroniques
--Cartes
--Articles
Bibliothèque
--Cerclades
--Chênes
--Neuville
--St Martin
--Argenteuil
--Sarcelles
--Ensea
--Antony
--Cergy-Hirsch
--Saint-Germain-en-Laye
--Gennevilliers
Langue
--Anglais
--Français
--Allemand
--Italien
--Japonais
--Portugais
--Espagnol
Suivant
1.
Les Codes LDPC non-binaires de nouvelle génération
Shams , Bilal , 1980-....
2010
2.
Outils et méthodes pour les architectures reconfigurables dynamiquement à grain fin : Synthèse et gestion automatique des flux de données
Abel , Nicolas , 1974
[s.n.] -- 2008
3.
Conception d'une architecture pour le décodage LDPC : application au cas des codes DVB-S2
Segard , Arthur , 1978-
[s.n.] -- 2007
4.
Outils et méthodes pour les architectures reconfigurables dynamiquement à grain fin : Synthèse et gestion automatique des flux de données
Abel , Nicolas , 1974
[s.n.] -- 2006
5.
Architectures reconfigurables dynamiquement : synthèse matérielle d'opérateurs de détection et d'estimation de mouvement temps réel
Boudouani , Nassima , 1971-
[s.n.] -- 2004
6.
Etude d'un nouveau concept de calculateur reconfigurable : architecture et outils
Blanc , Frédéric , 1975-...
[s.n.] -- 2002
7.
Opérateurs matériels de niveau intermédiaire pour le traitement en temps réel des images
Lamaty , Philippe , 19??-....
[s.n.] -- 2001
8.
CONCEPTION D'UNE ARCHITECTURE MATERIELLE RECONFIGURABLE DYNAMIQUEMENT DEDIEE AU TRAITEMENT D'IMAGES EN TEMPS REEL
Bourguiba , Riad
[s.n.] -- 2000
9.
RESTITUTION TEMPS REEL A DEBIT VARIABLE D'UN SIGNAL DE PAROLE. DE L'ALGORITHME A L'ARCHITECTURE MATERIELLE
SIEPERT , BORIS
[s.n.] -- 1998
10.
Logique programmable : architecture des FPGA et CPLD, méthodes de conception, le langage VHDL
Dutrieux , Laurent
Eyrolles , DL 1997
1
2
Suivant
Ma liste : (ex. 1,2 ou 5-20, max. 100)
Pour toute question,
contactez la bibliothèque
Horizon Information Portal 3.25_france_v1m© 2001-2019
SirsiDynix
Tous droits réservés.