Catalogue 
 Ressources numériques 
 Nouveautés 
 Liens utiles 
 Mon compte 
   
Recherche rapideRecherche avancéeRecherche alphabétiqueHistoriqueInformation
Recherche    Modifier la recherche  
> CERGY
 
Elargir la recherche
 
 
 
 Sur le même sujet :
 
  •  
  • Temps réel (informatique) -- Réseaux logiques programmables par l'utilisateur -- Thèses et écrits académiques
     
     Parcourir le catalogue
      par auteur:
     
  •  
  •  Boudouani , Nassima , 1971-
     
  •  
  •  Demigny , Didier , 1958-....
     
  •  
  •  Université de Cergy-Pontoise , 1991-2019
     
     
     
     Affichage MARC
    Auteur : 
    Boudouani , Nassima , 1971-
    Titre : 
    Architectures reconfigurables dynamiquement : synthèse matérielle d'opérateurs de détection et d'estimation de mouvement temps réel , Nassima Boudouani ; sous la dir. de Didier Demigny
    Editeur : 
    [S.l.] , [s.n.] -- 2004
    Description : 
    194 f.
    Notes : 
    Bibliogr. 80 réf.
    Publication autorisé par le jury
    Thèse de doctorat Architecture et traitement d'image Cergy-Pontoise 2004
    Le travail effectué dans cette thèse concerne l'implantation temps réel d'opérateurs de détection et d'estimation de mouvement sur FPGA reconfigurables dynamiquement. Le détecteur de mouvement que nous avons étudié est basé sur les champs de Markov ; il présente un grain de calcul variable et son caractère récursif a longtemps constitué un frein à son implantation temps réel. Nous avons proposé des solutions pour rompre cette récursion et avons suggéré deux types d'implantations sur architectures reconfigurables à grain fin : l'une dynamique évaluée sur le FPGA AT40K40 d'Atmel et l'autre statique implantée sur les FPGA XC4000 et Virtex de Xilinx. Nous avons pour chacune de ces solutions détaillé l'organisation et la gestion des données en mémoire. Les estimateurs de mouvement que nous avons abordés sont basés sur la méthode d'appariement de blocs. La difficulté de l'implantation temps réel de l'estimateur de mouvement à recherche exhaustive provient principalement de la grande quantité de données à traiter ; nous avons évalué différentes solutions visant à réduire le nombre d'opérations à faire ou le nombre de données à traiter, et avons montré la faisabilité de leurs implantations temps réel sur des circuits reconfigurables à grain fin de type AT40K40. Pour l'ensemble des algorithmes étudiés, nous avons proposé un découpage en configurations prenant en compte des contraintes liées aux ressources de calcul disponibles, au taux de parallélisme possible, à la bande passante mémoire, et aux dépendances de données entre configurations successives. Ces opérateurs viennent enrichir la bibliothèque d'IP en cours de construction pour le projet Ardoise (Architecture reconfigurable dynamiquement orientée image et signal embarquée) et peuvent s'utiliser comme éléments de base pour d'autres applications comme la compression vidéo.
    The work described in this thesis concerns the real time implementation of motion detection and estimation operators on dynamically reconfigurable FPGA. The motion detector that we studied is based on Markov fields ; it presents variable granularity and its recursive feather prevents its real time implementation. We proposed solutions to break this recursion and we suggested two types of implementations on fine-grained reconfigurable architectures : the dynamic one evaluated on AT40K40 Atmel FPGA, and the static one evaluated on XC4000 and Virtex FPGA. For each solution we detailed the data organization and management. The motion estimators studied are based in block-matching method. The difficulty of the real time implementation of the full search block-matching motion estimator is mainly due to the high quantity of data used in calculation. We evaluated different solutions used to reduce the number of operations or the number of data to process and we demonstrated that their real time implementations are possible on fine-grained reconfigurable circuits like AT40K40. For all applications, we proposed partitioning which takes into account constraints like available computing area, data parallelism, memory bandwidth, and data dependencies between successive configurations. These operators contribute to the Ardoise (Architecture reconfigurable dynamiquement orientée image et signal embarquée) library elaboration and can be used like basics components in other applications like video compression.
    Sujet : 
    Temps réel (informatique) -- Réseaux logiques programmables par l'utilisateur -- Thèses et écrits académiques
    Ajouter à ma liste 
    Exemplaires
    SiteEmplacementCoteType de prêtStatut 
    Site de NeuvilleRéserve n°1TS CERG 2004 BOUPrêtDisponibleRéserver


    Pour toute question, contactez la bibliothèque
    Horizon Information Portal 3.25_france_v1m© 2001-2019 SirsiDynix Tous droits réservés.
    Horizon Portail d'Information