Mon compte Ma liste - 0
	Catalogue   Ressources numériques   Nouveautés   Liens utiles   Mon compte

Recherche rapide Recherche avancée Recherche alphabétique Historique Information

Recherche  AuteurTitreSujetTitre de revueCollectionCotes BUCotes ENSEACotes IUFM       Modifier la recherche     > CERGY

Elargir la recherche         Sur le même sujet :     Réseaux logiques programmables par l'utilisateur -- Thèses et écrits académiques     Petri, Réseaux de -- Thèses et écrits académiques     Parcourir le catalogue     par auteur:      Blanc , Frédéric , 1975-...      Demigny , Didier , 1958-....      Université de Cergy-Pontoise , 1991-2019         Affichage MARC

Auteur :  Blanc , Frédéric , 1975-... Titre :  Etude d'un nouveau concept de calculateur reconfigurable : architecture et outils , Frédéric Blanc ; sous la dir. de Didier Demigny Editeur :  [S.l] , [s.n.] -- 2002 Description :  159 f. : ill. ; 30 cm Notes :  Bibliogr. p.153-159 Publication autorisée par le jury Thèse doctorat Micro-électronique Cergy-Pontoise 2002 Avec les progrès de la micro-électronique, le nombre de transistors disponibles sur une puce est en constante augmentation. Mais il devient de plus en plus difficile d'exploiter ces nouvelles ressources. Il est donc nécessaire de proposer de nouveaux paradigmes d'architecture. Notre but est de proposer une architecture adaptée aux futures technologies. Une application se compose de deux sortes de ressources : le contrôle qui décrit l'ordonnancement des opérations, et les opérations qui accomplissent les traitements. L'architecture proposée offre de bonnes performances pour ces deux ressources. Un dispositif, appelé cache reconfigurable, est utilisé pour faciliter l'implémentation du contrôle. Les performances en calcul sont améliorées en utilisant une structure reconfigurable adaptée. De plus cette architecture dispose d'un mécanisme qui lui permet d'autogérer ses reconfigurations. Les travaux relatés dans cette thèse regroupent un aspect matériel et un aspect outil pour sa gestion. Due to the improvement of deep sub-microelectronic technologies, more and more transistors are available inside a die. But those improvements are difficult to exploit because of the design complexity and the time-to-market constraints. It is necessary to propose new paradigms of architecture in order to exploit future technologies. The implementation of any application requires two kinds of resources: controls which describe algorithms, operators which perform computation. A new reconfigurable architecture concepts which are suitable for both parts is proposed. The key concepts of the proposed architecture is to map controls using a mechanism called the reconfigurable cache, and to improve the processing performance with an adapted reconfigurable architecture. Furthermore this architecture allows scheduling reconfiguration processes using an event based mechanism which we call auto-reconfiguration. This thesis includes architectural consideration and a tool to manage those innovations. Sujet :  Réseaux logiques programmables par l'utilisateur -- Thèses et écrits académiques Petri, Réseaux de -- Thèses et écrits académiques   Exemplaires Site Emplacement Cote Type de prêt Statut   Site de Neuville Réserve n°1 TS CERG 2002 BLA Prêt Disponible

Pour toute question, contactez la bibliothèque

Horizon Information Portal 3.25_france_v1m© 2001-2019 SirsiDynix Tous droits réservés.